



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Hiroyuki OYABU et al.

Application No.: 10/806,172

Filed: March 23, 2004

Docket No.: 119195

For: IMAGE PROCESSING APPARATUS

CLAIM FOR PRIORITY

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2003-081275 filed on March 24, 2003

In support of this claim, a certified copy of said original foreign application:

☒ is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

James A. Oliff
Registration No. 27,075

Thomas J. Pardini
Registration No. 30,411

JAO:TJP/mlo

Date: April 28, 2004

OLIFF & BERRIDGE, PLC
P.O. Box 19928
Alexandria, Virginia 22320
Telephone: (703) 836-6400

| |
|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <p>DEPOSIT ACCOUNT USE AUTHORIZATION Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461</p> |
|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------|

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 3 月 2 4 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 0 8 1 2 7 5
Application Number:
[ST. 10/C] : [J P 2 0 0 3 - 0 8 1 2 7 5]

出 願 人 富 士 ゼ ロ ッ ク ス 株 式 会 社
Applicant(s):

2 0 0 4 年 3 月 2 4 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 4 - 3 0 2 4 2 8 1

【書類名】 特許願

【整理番号】 FE02-01983

【提出日】 平成15年 3月24日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 1/40

【発明者】

【住所又は居所】 神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社海老名事業所内

【氏名】 大藪 裕之

【発明者】

【住所又は居所】 神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社海老名事業所内

【氏名】 竹内 健二

【発明者】

【住所又は居所】 神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社海老名事業所内

【氏名】 林 輝威

【発明者】

【住所又は居所】 神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社海老名事業所内

【氏名】 菊地 雅彦

【発明者】

【住所又は居所】 神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社海老名事業所内

【氏名】 山崎 英樹

【特許出願人】

【識別番号】 000005496

【氏名又は名称】 富士ゼロックス株式会社

【代理人】

【識別番号】 110000154
【氏名又は名称】 特許業務法人はるか国際特許事務所
【代表者】 金山 敏彦
【電話番号】 03-5367-2790

【手数料の表示】

【予納台帳番号】 185835
【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1
【物件名】 図面 1
【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像処理装置

【特許請求の範囲】

【請求項 1】 処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理装置であって、

前記画像データの主走査方向幅以下の容量を有し、前記逐次的に入力される画素値情報を格納する第 1 メモリと、

前記拡張画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第 2 メモリと、

前記第 1 メモリに格納された各画素値情報の転送先となる前記第 2 メモリ内の転送先アドレス情報を、指定された拡大縮小率に応じて生成する手段と、

前記生成された転送先アドレス情報に基づいて、前記第 1 メモリから、前記第 2 メモリへの画素値情報の転送を行う手段と、

を含むことを特徴とする画像処理装置。

【請求項 2】 処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理装置であって、

前記画像データの主走査方向幅以下の容量を有し、前記逐次的に入力される画素値情報を格納する第 1 メモリと、

前記拡張画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第 2 メモリと、

前記第 2 メモリ内の各アドレスに保持すべき画素値情報を格納している、前記第 1 メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成する転送元アドレス生成手段と、

前記生成された転送元アドレス情報に基づいて、前記第 1 メモリから、前記第 2 メモリへの画素値情報の転送を行う手段と、

を含むことを特徴とする画像処理装置。

【請求項 3】 請求項 1 又は 2 に記載の画像処理装置において、

前記第 1 メモリの容量に基づいて規定されるサイズの画素ブロックに、前記画像データを分割する手段をさらに含み、

前記第 1 メモリは、前記分割された画素ブロックに含まれる画素値情報を格納することを特徴とする画像処理装置。

【請求項 4】 請求項 2 に記載の画像処理装置において、

前記転送元アドレス生成手段は、前記アドレスシフト量の累積加算演算に基づいて得られるオフセット値を利用して転送元アドレスを生成しており、

前記転送の後に、その時点での前記オフセット値のうち、少なくとも小数点以下部分を保持する保持手段を含む、

ことを特徴とする画像処理装置。

【請求項 5】 請求項 2 に記載の画像処理装置において、

前記転送元アドレス生成手段は、主走査方向及び副走査方向のそれぞれについて、主走査方向、副走査方向のそれぞれに対する拡大縮小率に応じたアドレスシフト量を、それぞれ累積加算演算して得られる各オフセット値を利用して転送元アドレスを生成しており、

前記転送の後に、その時点での主走査方向に関する前記オフセット値のうち、少なくとも小数点以下部分を保持する第 1 保持手段と、

副走査方向に関する前記オフセット値のうち、少なくとも小数点以下部分を保持する第 2 保持手段と、

を含む、

ことを特徴とする画像処理装置。

【請求項 6】 請求項 4 に記載の画像処理装置において、

前記転送元アドレス生成手段は、前記第 2 メモリが拡大縮小画像データの副走査方向幅分の画素値情報を保持できない場合、

当該第 2 メモリの容量分だけ転送した時点での前記オフセット値のうち、少なくとも小数点以下部分を次の転送元アドレスの演算の初期値として保持する初期値保持手段をさらに有することを特徴とする画像処理装置。

【請求項 7】 請求項 4 から 6 のいずれか一項に記載の画像処理装置において、

前記アドレスシフト量は、指定された拡大縮小率の逆数であり、
前記転送元アドレス生成手段は、現在のオフセット値に、アドレスシフト量を
加算してオフセット値を更新し、
その更新後のオフセット値が「1」以上となった場合には、転送元アドレスを
一つ進める
ことを特徴とする画像処理装置。

【請求項 8】 請求項 6 に記載の画像処理装置において、
前記アドレスシフト量は、指定された拡大縮小率の逆数であり、
前記転送元アドレス生成手段は、現在のオフセット値に、アドレスシフト量を
加算してオフセット値を更新し、
その更新後のオフセット値が「1」以上となった場合には、転送元アドレスを
一つ進め、
前記第 1 メモリに格納されている画素値情報の、処理対象画像データ上での位
置を参照し、当該位置が所定の条件を満足する場合は、前記オフセット値を、前
記初期値保持手段に保持されている初期値に設定する
ことを特徴とする画像処理装置。

【請求項 9】 コンピュータを用い、処理対象となった画像データに含まれ
る各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された
拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理
方法であって、

前記画像データの主走査方向幅以下の容量を有する第 1 メモリに、前記逐次的
に入力される画素値情報を格納する工程と、

前記拡張画像データのうち、主走査方向については主走査方向幅分、副走査方
向については少なくともその一部を保持可能な第 2 メモリに対して、前記第 1 メ
モリから画素値情報の転送を行う工程であって、転送先となる前記第 2 メモリ内
の転送先アドレス情報を、指定された拡大縮小率に応じて生成し、当該転送先ア
ドレス情報に基づいて、前記第 1 メモリに格納されている画素値情報を前記第 2
メモリへ転送する工程と、

を含むことを特徴とする画像処理方法。

【請求項 10】 コンピュータを用い、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理方法であって、

前記画像データの主走査方向幅以下の容量を有する第 1 メモリに、前記逐次的に入力される画素値情報を格納する工程と、

前記拡張画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第 2 メモリに対して、前記第 1 メモリから画素値情報の転送を行う工程であって、前記第 2 メモリ内の各アドレスに保持すべき画素値情報を格納している前記第 1 メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成し、当該生成された転送元アドレス情報に基づいて、前記第 1 メモリから、前記第 2 メモリへの画素値情報の転送を行う工程と、

を含むことを特徴とする画像処理方法。

【請求項 11】 処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理プログラムであって、コンピュータに、

前記画像データの主走査方向幅以下の容量を有する第 1 メモリに、前記逐次的に入力される画素値情報を格納する手順と、

前記拡張画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第 2 メモリに対して、前記第 1 メモリから画素値情報の転送を行う手順であって、転送先となる前記第 2 メモリ内の転送先アドレス情報を、指定された拡大縮小率に応じて生成し、当該転送先アドレス情報に基づいて、前記第 1 メモリに格納されている画素値情報を前記第 2 メモリへ転送する手順と、

を実行させることを特徴とする画像処理プログラム。

【請求項 12】 処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画

像データを拡大縮小した拡張画像データを生成する画像処理プログラムであって、コンピュータに、

前記画像データの主走査方向幅以下の容量を有する第 1 メモリに、前記逐次的に入力される画素値情報を格納する手順と、

前記拡張画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第 2 メモリに対して、前記第 1 メモリから画素値情報の転送を行う手順であって、前記第 2 メモリ内の各アドレスに保持すべき画素値情報を格納している前記第 1 メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成し、当該生成された転送元アドレス情報に基づいて、前記第 1 メモリから、前記第 2 メモリへの画素値情報の転送を行う手順と、

を含むことを特徴とする画像処理プログラム。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、画像データに対して拡大縮小処理を行う画像処理装置に関する。

【0 0 0 2】

【従来の技術】

プリンタなどの画像処理装置は一般に、ページ記述言語（PDL）と呼ばれる言語記述された画像データを、パーソナルコンピュータなどから受け入れて、これを処理する。具体的にプリンタの画像生成部は、当該記述を解釈しながらラスタデータを描画し、プリンタエンジンに当該ラスタデータを転送し、プリンタエンジンにて印刷出力が行われる。

【0 0 0 3】

こうしたページ記述言語で記述された画像データは、一般にはベクトルデータ等であって、画像生成部でラスタデータの生成が行われるため、その場でプリンタエンジンの解像度でのラスタデータを生成でき、プリンタエンジンの解像度に適合した印刷結果が得られるのが普通である。

【0 0 0 4】

しかしページ記述言語で記述された画像データのなかには、ラスタデータそのものが埋め込まれる場合がある。このような場合は、当該埋め込まれたラスタデータをそのままプリンタエンジンに出力して印刷結果を得る。

【0005】

ところが、このラスタデータは、必ずしもプリンタエンジンの解像度と同じ解像度で生成されているとはいえないため、画像生成部は、当該埋め込まれていたラスタデータを、プリンタエンジンの解像度になるよう、拡大縮小処理する。

【0006】

従来一般的な拡大縮小処理の方法としては、非特許文献1に開示されている最近隣内挿法 (nearest neighbor interpolation) がある。また、この方法を実装した例として、特許文献1、2等が開示されている。

【0007】

【非特許文献1】

高木幹雄、下田陽久 監修、「画像処理ハンドブック」、初版、1991年1月、東京大学出版会

【特許文献1】

特開平4-367080号公報

【特許文献2】

特開2001-150739号公報

【0008】

【発明が解決しようとする課題】

しかしながら、上記従来の画像処理装置によると、入力される画像データを少なくとも1ライン（主走査方向幅分）保持可能なラインバッファを備える必要がある。また、単純に読み出し方法を変更するだけでは主走査方向、副走査方向の双方に対する拡大縮小処理を一度に行うことができない。

【0009】

本発明は、上記実情に鑑みて為されたもので、主走査方向の画素数が、バッファの容量を超えている入力画像データを処理でき、また、主走査、副走査の双方に対する拡大縮小処理を一度に行うことができる画像処理装置を提供することを

その目的の一つとする。

【0010】

【課題を解決するための手段】

上記従来例の問題点を解決するための本発明は、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡縮画像データを生成する画像処理装置であって、前記画像データの主走査方向幅以下の容量を有し、前記逐次的に入力される画素値情報を格納する第1メモリと、前記拡縮画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリと、前記第1メモリに格納された各画素値情報の転送先となる前記第2メモリ内の転送先アドレス情報を、指定された拡大縮小率に応じて生成する手段と、前記生成された転送先アドレス情報に基づいて、前記第1メモリから、前記第2メモリへの画素値情報の転送を行う手段と、を含むことを特徴としている。

【0011】

また、上記従来例の問題点を解決するための本発明は、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡縮画像データを生成する画像処理装置であって、前記画像データの主走査方向幅以下の容量を有し、前記逐次的に入力される画素値情報を格納する第1メモリと、前記拡縮画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリと、前記第2メモリ内の各アドレスに保持すべき画素値情報を格納している、前記第1メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成する転送元アドレス生成手段と、前記生成された転送元アドレス情報に基づいて、前記第1メモリから、前記第2メモリへの画素値情報の転送を行う手段と、を含むことを特徴としている。

【0012】

ここで前記第1メモリの容量に基づいて規定されるサイズの画素ブロックに、

前記画像データを分割する手段をさらに含み、前記第1メモリは、前記分割された画素ブロックに含まれる画素値情報を格納することとしてもよい。

【0013】

また、前記転送元アドレス生成手段は、前記アドレスシフト量の累積加算演算に基づいて得られるオフセット値を利用して転送元アドレスを生成しており、前記転送の後に、その時点での前記オフセット値のうち、少なくとも小数点以下部分を保持する保持手段を含む、こととしてもよい。

【0014】

さらに、前記転送元アドレス生成手段は、主走査方向及び副走査方向のそれぞれについて、主走査方向、副走査方向のそれぞれに対する拡大縮小率に応じたアドレスシフト量を、それぞれ累積加算演算して得られる各オフセット値を利用して転送元アドレスを生成しており、前記転送の後に、その時点での主走査方向に関する前記オフセット値のうち、少なくとも小数点以下部分を保持する第1保持手段と、副走査方向に関する前記オフセット値のうち、少なくとも小数点以下部分を保持する第2保持手段と、を含むようにしてもよい。

【0015】

また、前記転送元アドレス生成手段は、前記第2メモリが拡大縮小画像データの副走査方向幅分の画素値情報を保持できない場合、当該第2メモリの容量分だけ転送した時点での前記オフセット値のうち、少なくとも小数点以下部分を次の転送元アドレスの演算の初期値として保持する初期値保持手段をさらに有することとしてもよい。

【0016】

さらに前記アドレスシフト量は、指定された拡大縮小率の逆数であり、前記転送元アドレス生成手段は、現在のオフセット値に、アドレスシフト量を加算してオフセット値を更新し、その更新後のオフセット値が「1」以上となった場合には、転送元アドレスを一つ進めることとしてもよい。

【0017】

さらに、前記アドレスシフト量は、指定された拡大縮小率の逆数であり、前記転送元アドレス生成手段は、現在のオフセット値に、アドレスシフト量を加算し

てオフセット値を更新し、その更新後のオフセット値が「1」以上となった場合には、転送元アドレスを一つ進め、前記第1メモリに格納されている画素値情報の、処理対象画像データ上での位置を参照し、当該位置が所定の条件を満足する場合は、前記オフセット値を、前記初期値保持手段に保持されている初期値に設定するようにしてもよい。

【0018】

また、上記従来例の問題点を解決するための本発明は、コンピュータを用い、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡縮画像データを生成する画像処理方法であって、前記画像データの主走査方向幅以下の容量を有する第1メモリに、前記逐次的に入力される画素値情報を格納する工程と、前記拡縮画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリに対して、前記第1メモリから画素値情報の転送を行う工程であって、転送先となる前記第2メモリ内の転送先アドレス情報を、指定された拡大縮小率に応じて生成し、当該転送先アドレス情報に基づいて、前記第1メモリに格納されている画素値情報を前記第2メモリへ転送する工程と、を含むことを特徴としている。

【0019】

また、上記従来例の問題点を解決するための本発明は、コンピュータを用い、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡縮画像データを生成する画像処理方法であって、前記画像データの主走査方向幅以下の容量を有する第1メモリに、前記逐次的に入力される画素値情報を格納する工程と、前記拡縮画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリに対して、前記第1メモリから画素値情報の転送を行う工程であって、前記第2メモリ内の各アドレスに保持すべき画素値情報を格納している前記第1メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成し、当該生成された転送元アドレス情報に基づいて、前記第1メモリから、前

記第2メモリへの画素値情報の転送を行う工程と、を含むことを特徴としている。

【0020】

さらに、上記従来例の問題点を解決するための本発明は、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理プログラムであって、コンピュータに、前記画像データの主走査方向幅以下の容量を有する第1メモリに、前記逐次的に入力される画素値情報を格納する手順と、前記拡張画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリに対して、前記第1メモリから画素値情報の転送を行う手順であって、転送先となる前記第2メモリ内の転送先アドレス情報を、指定された拡大縮小率に応じて生成し、当該転送先アドレス情報に基づいて、前記第1メモリに格納されている画素値情報を前記第2メモリへ転送する手順と、を実行させることを特徴としている。

【0021】

また、上記従来例の問題点を解決するための本発明は、処理対象となった画像データに含まれる各画素の画素値情報の入力をラスタスキャン順に逐次的に受けて、指定された拡大縮小率で当該画像データを拡大縮小した拡張画像データを生成する画像処理プログラムであって、コンピュータに、前記画像データの主走査方向幅以下の容量を有する第1メモリに、前記逐次的に入力される画素値情報を格納する手順と、前記拡張画像データを主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な第2メモリに対して、前記第1メモリから画素値情報の転送を行う手順であって、前記第2メモリ内の各アドレスに保持すべき画素値情報を格納している前記第1メモリ内の転送元アドレスを、指定された拡大縮小率に応じて定められるアドレスシフト量に基づいて生成し、当該生成された転送元アドレス情報に基づいて、前記第1メモリから、前記第2メモリへの画素値情報の転送を行う手順と、を含むことを特徴としている。

【0022】**【発明の実施の形態】**

本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る画像処理装置は、図1に示すように、コンピュータシステムによって制御されるプリンタ装置であり、画像データ入力部11と、ラスタデータ生成部12と、プリンタエンジン部13とを含んで構成されている。また、ラスタデータ生成部12は、ページ記述言語処理部21と、画像処理部22と、ラスタデータ処理部23と、バンドメモリ部24とを含む。

【0023】

さらにラスタデータ処理部23は、入力バッファ部25と、メモリ転送部26と、拡大縮小制御部27と、第1メモリとしてのバッファメモリ28とを含んでなり、ここで拡大縮小制御部27は、図示しないコンピュータ読み取り可能な記憶媒体（CD-ROMやDVD-ROM、ハードディスク装置など）に格納されているプログラムに従って動作するもので、このプログラムは、機能的には図2に示すように、メモリ制御部31と、主走査方向拡縮部32と、主走査方向拡縮制御部33と、副走査方向拡縮制御部34と、転送制御部35とを含んで構成されている。

【0024】

画像データ入力部11は、外部のパーソナルコンピュータ等から、所定のページ記述言語で記述された画像データの入力を受けてラスタデータ生成部12に出力する。ラスタデータ生成部12は、入力された画像データに基づき、プリンタエンジン部13で行われる印刷解像度（以下、単に印刷解像度という）のラスタデータを生成して出力する。このラスタデータ生成部12の具体的内容は、後に詳しく述べる。プリンタエンジン部13は、ラスタデータ生成部12が出力するラスタデータに基づいて用紙に画像データを印刷して出力する。

【0025】

ラスタデータ生成部12のページ記述言語処理部21は、入力された画像データに含まれるページ記述言語での記述を、所定の間言言語での記述に変換して画像処理部22に出力する。ここで中間言語での記述には、ラスタデータ部分と、

ラスタデータでない部分（描画命令などの部分）との少なくともいずれか一方が含まれる。

画像処理部 22 は、ページ記述言語処理部 21 から入力される中間言語での記述を、図示しないメモリに保持し、当該中間言語での記述を参照しながら、ラスタデータでない部分については印刷解像度のラスタデータを生成して、バンドメモリ部 24 に出力する。またラスタデータ部分については、当該ラスタデータをラスタデータ処理部 23 に逐次的に出力する。また、この画像処理部 22 は、ラスタデータ処理部 23 から入力されるラスタデータ（画素値の情報）を、バンドメモリ部 24 に出力する。

【0026】

ラスタデータ処理部 23 は、逐次的に入力されるラスタデータの解像度と、印刷解像度とを比較して拡大縮小率を演算し、当該拡大縮小率に基づく拡大縮小処理を行い、その拡大縮小処理後の画像データ（拡大縮小画像データ）を構成する各画素値情報を、各画素値情報を格納すべきバンドメモリ部 24 上のアドレスを指定するアドレス情報とともに、バンドメモリ部 24 に出力する。

【0027】

バンドメモリ部 24 は、本発明の第 2 メモリに相当し、拡大縮小処理後の画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能な容量を有している。すなわち、主走査方向（行方向）については、プリンタエンジン部 13 の印刷解像度と印刷可能幅とで規定される画素数分の記憶領域を有するが、副走査方向については必ずしも、印刷可能な長さに相当する行数分の記憶領域を有していなくてもよい。なお、印刷可能な長さに相当する行数分の記憶領域を有するページメモリを、このバンドメモリ部 24 の代わりに用いてもよい。

【0028】

本実施の形態において特徴的なことの一つは、このラスタデータ処理部 23 の処理である。以下、このラスタデータ処理部 23 の処理の例について説明する。なお、以下の説明では拡大処理を例として説明するが、縮小処理も同様に行うことができる。

【0029】

本実施の形態のラスタデータ処理部23のバッファメモリ28は、ラスタデータの主走査方向幅以下の容量を有するメモリである。

【0030】

ラスタデータ処理部23の入力バッファ部25は、逐次的に入力されるラスタデータの画素値情報を一時的に保持し、当該画素値情報をバッファメモリ28に書き込む。メモリ転送部26は、拡大縮小制御部27から、バッファメモリ28上の転送元アドレスと、バンドメモリ部24上の転送先アドレスとを指定する情報の入力を受けて、当該指定された、バッファメモリ28上の転送元アドレスから画素値情報を読み出して、画像処理部22を介してバンドメモリ部24上の転送先アドレスに転送する。

【0031】

拡大縮小制御部27は、逐次的に入力されるラスタデータの解像度と、印刷解像度とを比較して拡大縮小率を演算し、バッファメモリ28に保持されている各画素値情報について、それら各々の転送先となる、バンドメモリ部24上のアドレス値（転送先アドレス）を、この拡大縮小率に応じてそれぞれ決定し、各画素値情報について、その格納場所である転送元アドレスと、それぞれについて決定された転送先アドレスとを、メモリ転送部26に出力する。

【0032】

具体的にこの拡大縮小制御部27は、基本的に次のように動作する。なお、以下の説明では図3（a）に示すように、主走査方向の画素数がW個であるようなラスタデータを、主走査方向にN倍、副走査方向にM倍した拡大縮小画像データを生成する場合について説明する。

ここで、バッファメモリ28の容量が x （ここで $x \leq W$ ）であるとする、入力バッファ部25からバッファメモリ28に x 個の画素値情報が書き込まれる。具体的に図3（a）の例でいえば、主走査方向の画素 $P_0, 0 \sim P_0, W$ のうち、 $P_0, 0 \sim P_0, x-1$ までの x 個の画素値情報がバッファメモリ28に保持された状態となっている。

【0033】

拡大縮小制御部 27 は、転送元アドレスとして、 $P_{0,0}$ の画素値情報の格納場所を表す情報を出力し、またこれとともに、拡大縮画像データの左上の画素を格納すべき位置を表す、バンドメモリ部 24 上の転送先アドレスから、順次、主走査方向に転送先アドレスをインクリメントしつつ、 N 個（図 3 では $N=2$ としている）の転送先アドレスを出力する。すると、バンドメモリ部 24 には、図 3（b）に示すように、 $P_{0,0}$ が N 個（この例では 2 個）主走査方向に連続して転送された状態となる（P）。

【0034】

拡大縮小制御部 27 は、バッファメモリ 28 に格納されている各画素値情報 $P_{0,0} \sim P_{0,x-1}$ の各転送元アドレスについて、それぞれ N 個ずつ転送先アドレスを出力する処理を行って、主走査方向に N 倍に拡大したラスタデータの一部をバンドメモリ部 24 に形成する（Q）。以下、このような主走査方向への処理を「主走査方向処理」と呼ぶ。

【0035】

次に、拡大縮小制御部 27 は、拡大縮画像データの左上の画素を格納すべき位置を表す、バンドメモリ部 24 上の転送先アドレスから転送先アドレスを副走査方向に一つだけ進める。例えばバンドメモリ部 24 の主走査方向の幅が L である場合、当初の転送先アドレスに L を加算する（S1）。そして拡大縮小制御部 27 は、 $P_{0,0}$ を格納した転送元アドレスから、主走査方向処理を繰り返して行う。この副走査方向への処理を、以下、副走査方向処理と呼ぶ。

【0036】

この副走査方向処理を M 回繰り返して行った後、拡大縮小制御部 27 は、入力バッファ 25 に対して処理の完了を報知し、次の画素値情報群 $P_{0,x} \sim P_{0,2x-1}$ をバッファメモリ 28 に格納させる。

【0037】

そして、拡大縮小制御部 27 は拡大縮画像データの左上の画素を格納すべき位置を表す、バンドメモリ部 24 上の転送先アドレスから主走査方向に x だけ進めたアドレスから（S2）、再び主走査方向処理と副走査方向処理とを行う。

【0038】

拡大縮小制御部 27 は、このようにしてバッファメモリ 28 に保持可能な x 個の画素値情報群をブロックとして上記処理（以下、ブロック処理と呼ぶ）を行い、ラスタデータの 1 行分の処理を終えると、次の行に移って（S3）、さらにブロック処理を繰り返す。

【0039】

そしてバッファメモリ 28 には、図 3（b）に示すように、 $N \times M$ 倍に拡大されたラスタデータが保持されているようになる。

【0040】

すなわち、この拡大縮小制御部 27 は、拡大処理においては、各画素値情報の転送元アドレスから複数の転送先アドレスに対して転送させることで拡大処理を行っている。副走査方向への拡大も、バッファメモリ 28 の副走査方向に転送先アドレスを移動しながら同じ画素値情報を出力することで実現している。

【0041】

図 4 に、拡大縮小制御部 27 が出力する信号の例を転送タイミングチャートとして示す。図 4 において、RDY はバンドメモリ部 24 への転送が有効であることを示す制御信号であり、ENA はバンドメモリ部 24 がデータ転送を受入可能であることを示す制御信号である。ADDRESS は、RDY がアサートに変わったときの転送先アドレスである。また DATA は、画素値情報であり、END は、バースト転送（ここでは x 個の画素値情報 1 行分がバースト転送される）が終了したことを示す制御信号である。

【0042】

この拡大方式の場合、ラスタデータはスキャンライン順に入力されるものの、バッファメモリ 28 からバンドメモリ部 24 への転送はスキャンライン順に転送されるとは限らない（ x 個ずつのブロックに分けて副走査方向への走査が行われる）。ここでは最初の画素値情報 $P_0, 0$ が転送開始になるとき（ D_x, D_y ）の転送先アドレスへ、当該画素値情報を転送している。その後は、主走査方向に順次転送されるため、図 4 に示すように拡大縮小制御部 27 は、必ずしも転送先アドレスを指定する必要はなく、バンドメモリ部 24 側で、転送先アドレスを主走査方向に順次インクリメントしながら格納していけばよい。

【0043】

図4に示すようにブロックの終端の画素値情報 P_0 , $x-1$ が転送されるときにEND信号が生じ、主走査方向の1行分の拡大が終了したことを示している。再び拡大データ P_0 , 0 が転送開始になるときに拡大縮小制御部27は、(D_x , D_y+1)の転送先アドレスから転送を開始し、副走査方向への拡大を行う。なお、縮小の場合は、画素値情報を間引いて転送することとなる。

【0044】

ここで拡大縮小制御部27のより詳しい処理の内容例について述べる。すでに図2に示したように、拡大縮小制御部27が実行するプログラムは、機能的に、メモリ制御部31と、主走査方向拡縮部32と、主走査方向拡縮制御部33と、副走査方向拡縮制御部34と、転送制御部35とを含み、メモリ制御部31は、入力される画素値情報の転送制御やバッファメモリ28の制御を行う。主走査方向拡縮部32は、ブロックを単位として転送されてくる画素値情報を主走査方向に拡大縮小する処理（主走査方向処理）を行う。

【0045】

主走査方向拡縮制御部33は、主走査方向の拡縮計算を行い、転送先アドレスの信号等を生成する。副走査方向拡縮制御部34は、副走査方向の拡縮計算を行い、副走査方向の拡縮を行うために、ブロックごとの処理を主走査方向拡縮制御部33に繰り返し行わせる制御信号を出力する。転送制御部35は、RDYの信号を監視し転送可能となると、転送先アドレス信号を出力して画素値情報の転送を制御する。また、ブロック1行分の転送が完了すると、END信号を生成して出力する。

【0046】

ここまでの説明では、拡大縮小率が整数倍（の拡大）である例について説明してきたが、拡大縮小率は小数点以下を含んでも構わない。この場合、転送先アドレスについては、上述の処理と同様に決定するのであるが、各転送先アドレスに対してどの画素値情報を転送するかについては、拡大縮小率に応じて定めなければならない。すなわち、2倍、3倍といった整数倍のときには、当該拡大率に示された回数だけ画素値情報を繰り返して出力すればよいが、1.2倍、などとい

った小数点以下を含む拡大率では、5つの画素値情報を6画素分のメモリ領域に転送するのであり、要するにいずれかの画素値情報だけを2回繰返し、他の画素値情報は1回ずつ転送することになって、どの転送元アドレスの画素値情報を各転送先アドレスに対して転送するかを定める必要がある。

【0047】

また、本実施の形態においては、主走査方向に対してブロックごとに処理を行っているため、ブロックごとに単純な拡大縮小処理を行うと、小数点以下の部分（小数部）を有する拡大縮小率に対する処理の場合等に、ブロック境界部分が拡大縮小画像データ上で目立って見えてしまう現象が憂慮される。

【0048】

そこで本実施の形態の拡大縮小制御部27は、基本的に、バンドメモリ部24上の各転送先アドレスに転送して保持させるべき画素値情報が格納されている、バッファメモリ28内の転送元アドレスを、拡大縮小率に応じて定められるアドレスシフト量に基づいて生成し、バッファメモリ28内の当該生成した転送元アドレスから画素値情報を読み出して、バンドメモリ部24上の転送先アドレスに転送する。また、前回処理したブロックの終端でのアドレスシフト量を保持しておき、次のブロックの処理に供し、次のブロックでは、当該保持したアドレスシフト量を利用してさらに転送元アドレスを決定する処理を続ける。

【0049】

この処理は具体的に、主走査方向拡大縮小制御部33と、副走査方向拡大縮小制御部34とによって行われる。次に、これらの基本的構成を、図5を用いて説明する。図5は、主走査方向拡大縮小制御部33又は副走査方向拡大縮小制御部34の構成例を表す機能ブロック図である。

【0050】

図5に示す構成例のように、主走査方向拡大縮小制御部33又は副走査方向拡大縮小制御部34は、初期値保持部41と、ブロックオフセット値保持部42と、第1選択部43と、レジスタ部44と、第1比較部45と、第2比較部46と、減算部47と、加算部48と、第2選択部49と、第3選択部50とを含む。

【0051】

初期値保持部 4 1 は、所定の方法で定められる初期値を保持し、出力する。この初期値を定める方法については後に詳しく述べる。ブロックオフセット値保持部 4 2 は、前回のブロック処理において、最後の画素値情報を出力したときのオフセット値をブロックオフセット値として保持している。ここでオフセット値は、アドレスシフト量の累積加算によって求められる値であり、典型的には累積加算値の小数部分である。

【0052】

第 1 選択部 4 3 は、マルチプレクサ (MUX) であり、初期値保持部 4 1 から初期値の入力を、ブロックオフセット値保持部 4 2 からブロックオフセット値の入力を、さらに後に説明する第 2 選択部 4 9 から現在のオフセット値 (以下、継続オフセット値と呼ぶ) の入力を受けて、そのいずれかを所定の条件に基づいて選択する。具体的にこの第 1 選択部 4 3 は、主走査方向拡張制御部 3 3 においては、図 6 に示すような処理によって上記入力される値のいずれか一つを選択的に出力する。すなわち、転送元アドレスが指している画素値情報が各ブロックごとのブロック処理において最初に処理するものであるか否かを調べ (S 1 1)、最初に処理するものでなければ (No ならば)、継続オフセット値を選択的に出力して (S 1 2)、処理を終了する。

【0053】

また、この処理 S 1 1 において、転送元アドレスが指している画素値情報がブロック処理において最初に処理するものであれば (Yes ならば)、さらに、当該画素値情報が、ラスタデータ上の行の先頭画素のものであるか否か、すなわち主走査方向の先頭の画素のものであるか否かを調べる (S 1 3)。ここで、先頭画素のものであれば (Yes ならば)、初期値を選択的に出力して (S 1 4)、処理を終了し、また処理 S 1 3 において、先頭画素のものでなければ (No ならば)、ブロックオフセット値を選択的に出力して (S 1 5)、処理を終了する。

【0054】

またこの第 1 選択部 4 3 は、副走査方向拡張制御部 3 4 においては、フラグ情報を保持するレジスタ (不図示) を用い、入力バッファ部 2 5 からバッファメモリ 2 8 に画素値情報が書き込まれるタイミング (処理開始直後、又は前回 END

の信号を出力した直後など)で、フラグ情報を例えば「0」などにリセットしておく。そしてこの第1選択部43は、図7に示すように、フラグ情報が「0」などにリセットされているか否か、つまり、現在バッファメモリ28に格納されている画素値情報が今回初めて読み出されるものであるか否か、を調べる(S21)。ここで、フラグ情報が「0」などにリセットされていなければ(Noならば)、継続オフセット値を選択的に出力して(S22)、処理を終了する。

【0055】

また、この処理S21においてフラグ情報が「0」などにリセットされていれば(Yesならば)、フラグ情報を、例えば「1」にセットして(S23)、さらに転送の対象となる画素値情報が、処理対象となっている画像データの先頭行のものであるか否かを調べる(S24)。そして、処理対象となっている画像データの先頭行のものであれば(Yesであれば)、初期値を選択的に出力して(S25)、処理を終了し、処理S24において、転送対象となる画素値情報が処理対象となっている画像データの先頭行のものでなければ(Noならば)、ブロックオフセット値を選択的に出力して(S26)、処理を終了する。つまり、副走査方向には、バッファメモリ28に書き込まれた画素値情報の副走査方向への拡大・縮小が完了した時点でのアドレスシフト量(副走査方向へのシフト量)がブロックオフセット値として保持され、利用されることになる。

【0056】

レジスタ部44は、第1選択部43が出力した値を一時的に保持し、その整数部を第1比較部45と第2比較部46とに出力し、小数部を加算部48に出力し、さらに保持している値そのもの(整数部と小数部とを含む)を減算部47に出力する。第1比較部45は、レジスタ部44が保持する値の整数部が「1」以上か否かを判断し、「1」を超えていれば、転送元アドレスを1つ進める信号(シフト信号)を出力する。具体的に第1比較部45は、主走査方向拡縮制御部33においては、シフト信号により、転送元アドレスを主走査方向に一つ進める。また、副走査方向拡縮制御部34においては、この第1比較部45は、シフト信号により、転送元アドレスを副走査方向に一つ進める。

【0057】

第2比較部46は、レジスタ部44が保持している値の整数部が「2」以上であるか否かを判断し、「2」以上であれば、転送先アドレスと画素値情報との出力を抑制するディスエイブル信号を出力する。このディスエイブル信号が出力されているときには、主走査方向拡大縮制御部33は、転送先アドレスと画素値情報との出力を行わない。

【0058】

減算部47は、レジスタ部44が保持している値そのものから「1」を減算して出力する。加算部48は、アドレスシフト量としての拡大縮小率の逆数を、レジスタ部44が保持している値の小数部に加算して出力する。この加算部48の出力が、アドレスシフト量の累積加算演算の結果である。すなわちアドレスシフト量とは、拡大縮画像データを「1」としたときの元のラスタデータの拡大縮小率に相当するもので、拡大縮画像データの1画素あたり、元のラスタデータでどれだけの画素移動量になるかを小数点を含めて示したものである。

【0059】

第2選択部49は、マルチプレクサ(MUX)であり、第2比較部46がディスエイブル信号を出力しているときには、減算部47が出力する値を選択的に出力し、第2比較部46がディスエイブル信号を出力していないときには、加算部48が出力する値を選択的に出力する。この第2選択部49が出力する値が、継続オフセット値となる。

【0060】

第3選択部50は、マルチプレクサ(MUX)であり、ブロックの終端の画素値情報を出力する際に、ブロックオフセット保持部42の値を更新するためのもので、具体的には、主走査方向拡大縮制御部33においてはブロックの終端画素であるか否かを(例えばEND信号などにより)判断し、終端画素であれば継続オフセット値を選択的に出力してブロックオフセット保持部42に保持されているブロックオフセット値を更新する。また、ブロックの終端画素でなければ、ブロックオフセット保持部42が出力したブロックオフセット値をそのままブロックオフセット保持部42に出力する。

【0061】

また、この第3選択部50は、副走査方向拡大縮小制御部34においては、ブロックの終端画素、つまりラスタデータの各行の右端の画素であるか否かを（例えば読み出しアドレスなどにより）判断し、終端画素であれば継続オフセット値を選択的に出力してブロックオフセット保持部42に保持されているブロックオフセット値を更新する。また、ブロックの終端画素でなければ、ブロックオフセット保持部42が出力したブロックオフセット値をそのままブロックオフセット保持部42に出力する。

【0062】

ここで初期値保持部41が保持する初期値を定める方法の例について述べる。本実施の形態の拡大縮小制御部27は、バンドメモリ部24の容量いっぱいには拡大縮小画像データの一部が格納された時点で、主走査方向拡大縮小制御部33と、副走査方向拡大縮小制御部34とに対して、その時点での継続オフセット値を初期値保持部41に保持させる。すなわち拡大縮小画像データは、バンドメモリ部24の副走査方向の行数分ずつ区切られて印刷されるのであるが、このように初期値を設定することにより、当該区切られた部分の境界（バンドをまたぐところ）における拡大縮小画像データの乱れを防止する。なお、バンドメモリ部24に代えて、ページメモリを用いる場合は、基本的に初期値の設定は不要であり、「0」としておくことができる。このような場合は、初期値保持部41自体、必ずしも必要ではない。

【0063】

次に、図5に示した処理を行う主走査方向拡大縮小制御部33の動作例について説明する。なお、ここでは主走査方向拡大縮小制御部33について説明するが、副走査方向拡大縮小制御部34についても同様である。

【0064】

まず、拡大率4/3倍（拡大縮小率の逆数=0.75）、初期値=0.6であるときの動作について図8を参照しながら説明する。バッファメモリ28に、画素値情報 $P_{0,0} \sim P_{0,x-1}$ が格納され、この $P_{0,0} \sim P_{0,x-1}$ の画素値情報群からなるブロックについてのブロック処理が開始されると、このうち最初の画素値情報 $P_{0,0}$ について、第1選択部43が、今回処理する画素値情報が、ブロック処理において最初に処理するものであり、かつ、当該画素値情報

は、ラスタデータ上の行の先頭画素のものであるので、初期値である 0.6 を選択的に出力する。そしてレジスタ部 44 がこれを保持する。

【0065】

レジスタ部 44 が保持している値 0.6 の整数部は、0 であるので、シフト信号もディスエイブル信号も出力されない。従って転送元アドレスはインクリメントされず、次に出力する画素値情報も P0, 0 である。また、加算部 48 は、小数部 0.6 に、拡大縮小率の逆数 0.75 を加算した値 1.35 を出力する。また減算部 47 は、0.6 から 1 を引いて -0.4 を得て出力する。

【0066】

第 2 選択部 49 は、ディスエイブル信号が出力されていないので、加算部 48 が出力する値「1.35」を選択的に継続オフセット値として出力する。

【0067】

第 1 選択部 43 は、次の画素値情報は P0, 0 であるが、ブロック処理において最初に処理するものでないので、この継続オフセット値を選択的に出力する。そしてレジスタ部 44 がこれを保持する。この整数部は「1」であるので、シフト信号は出力されるが、ディスエイブル信号は出力されない。シフト信号が出力されるので、転送元アドレスがインクリメントされて、次に出力する画素値情報は P0, 1 となる。

【0068】

加算部 48 は第 1 選択部 43 が出力する値の小数部「0.35」に拡大縮小率の逆数 0.75 を加算した値 1.10 を出力する。この場合もディスエイブル信号が出力されていないので、第 2 選択部 49 は、この加算部 48 が出力する値 1.10 を継続オフセット値として出力し、ブロック処理の最初の画素値情報でないので、第 1 選択部 43 はこの継続オフセット値をそのまま出力してレジスタ部 44 に格納する。

【0069】

以下、同様の処理の繰り返しにより、図 8 (f) に示すように「P0, 0、P0, 0、P0, 1、P0, 2、P0, 2、P0, 3、P0, 4、…」といったように画素値情報が出力される。また、ブロックの終端の画素（例えば P0, 5 と

する) の処理においてシフト信号が出力されると、第3選択部50が、その時点の継続オフセット値=1.35により、ブロックオフセット保持部42の値(ブロックオフセット値)を更新する。

【0070】

そして、副走査方向への処理が終了し、次のブロックである画素値情報 P_0 , $x \sim P_0$, $(2x-1)$ がバッファメモリ28に格納されるようになると、第1選択部43は、新たにブロック処理を開始する。当該開始したブロック処理において最初に処理される画素値情報 P_0 , x について、当該画素値情報は、ブロック処理において最初に処理されるものであるが、ラスタデータの行の先頭の画素値情報でないので、第1選択部43は、ブロックオフセット値保持部42が保持しているブロックオフセット値=1.35を出力するようになる。

【0071】

また、図9を用いてラスタデータの縮小を行う場合について、2/3縮小、すなわち拡大縮小率の逆数=1.5、初期値が1.0であるとして説明する。バッファメモリ28に、画素値情報 P_0 , $0 \sim P_0$, $x-1$ が格納され、この P_0 , $0 \sim P_0$, $x-1$ の画素値情報群からなるブロックについてのブロック処理が開始されると、このうち最初の画素値情報 P_0 , 0 について、第1選択部43が、今回処理する画素値情報が、ブロック処理において最初に処理するものであり、かつ、当該画素値情報は、ラスタデータ上の行の先頭画素のものであるので、初期値である1.0を選択的に出力する。そしてレジスタ部44がこれを保持する。

【0072】

レジスタ部44が保持している値1.0の整数部は、1であるので、シフト信号が出力され、ディスエイブル信号は出力されない。従って転送元アドレスがインクリメントされ、次に出力する画素値情報は P_0 , 1 となる。また、加算部48は、小数部0.0に、拡大縮小率の逆数1.5を加算した値1.5を出力する。また減算部47は、1.0から1を引いて得た値0、を出力する。

【0073】

第2選択部49は、ディスエイブル信号が出力されていないので、加算部48

が出力する値「1. 50」を選択的に継続オフセット値として出力する。

【0074】

第1選択部43は、次の画素値情報はP0, 1であり、ブロック処理において最初に処理するものでないので、この継続オフセット値を選択的に出力する。そしてレジスタ部44がこれを保持する。この整数部は「1」であるので、シフト信号は出力されるが、ディスエイブル信号は出力されない。シフト信号が出力されるので、転送元アドレスがインクリメントされて、次に出力する画素値情報はP0, 2となる。

【0075】

加算部48は第1選択部43が出力する値の小数部「0. 5」に拡大縮小率の逆数1. 5を加算した値2. 0を出力する。この時点でもディスエイブル信号は出力されていないので、第2選択部49は、この加算部48が出力する値2. 0を継続オフセット値として出力する。ブロック処理の最初の画素値情報でないので、第1選択部43はこの継続オフセット値をそのまま出力してレジスタ部44に格納する。

【0076】

このレジスタ部44に格納された値の整数部は「2」であるので、シフト信号とディスエイブル信号とが両方とも出力される。その結果、処理中の画素値情報P0, 2は出力されないこととなる。また、ディスエイブル信号が出力されているので、第2選択部49は、減算部47が出力する、値「1」（すなわち2. 0から1を引いた値）を選択的に出力する。

【0077】

以下、同様の処理の繰り返しにより、図9（f）に示すように「P0, 0、P0, 1、P0, 3、P0, 4、P0, 6、P0, 7、…」といったように画素値情報が出力される。なお、図9（f）において、「-」となっているのは、出力される画素値情報がないことを示す。

【0078】

こうして順次出力される画素値情報は、図3に示したように、バンドメモリ部24上の、別途生成される転送先アドレス情報によって示される位置に順次格納

されていき、バンドメモリ部 24 に拡張画像データが生成される。

【0079】

このように本実施の形態に係る画像処理装置は、画像データ入力部 11 で受け入れた画像データについて、ラスタデータ生成部 12 のページ記述言語処理部 21 がベクトルデータなど、ラスタデータでない部分については、当該記述に基づいてラスタデータを生成してバンドメモリ部 24 に書き込む。また、ラスタデータの部分については、ラスタデータ処理部 23 に出力される。

【0080】

ラスタデータ処理部 23 は、ページ記述言語処理部 21 からラスタスキャン順に逐次的に入力されるラスタデータについて、当該ラスタデータの解像度（例えばページ記述言語の記述により与えられる）と、プリンタエンジン部 13 の印刷解像度との比によって指定される拡大縮小率で拡大縮小処理を行ってバンドメモリ部 24 に書き込む。この際、ラスタデータ処理部 23 は、ラスタデータ 1 行分のデータを所定サイズのブロックに分割して、当該ブロックのサイズのバッファメモリ 28 に格納し、ブロックに含まれる画素値情報のそれぞれについてバッファメモリ 28 上の転送元アドレスと、バンドメモリ部 24 上の転送先アドレスとを演算して、バッファメモリ 28 の転送元アドレスから、バンドメモリ部 24 の転送先アドレスへと画素値情報を転送する。

【0081】

これによりバンドメモリ部 24 に画像データのうちラスタデータ部分についてはそれを拡張してプリンタエンジン部 13 の印刷解像度に適合させたデータ（拡張画像データ）が保持され、またベクトルデータなどラスタデータ以外の部分については、当該データの記述に基づいて生成された印刷解像度のラスタデータが保持されるようになる。

【0082】

そしてバンドメモリ部 24 に格納されたデータがプリンタエンジン部 13 に出力されて印刷が行われる。なお、バンドメモリ部 24 は、副走査方向には印刷用紙全体の画像を表すに十分なサイズがないので、複数のバンドメモリを準備し、プリンタエンジン部 13 から出力を行いながら、他方のバンドメモリ部に描画を

行い、用紙 1 枚分の印刷することが可能である。また描画されたバンドメモリデータを圧縮し、用紙 1 枚分の圧縮データが用意できたなら、伸長しながらプリンタエンジン部 1 3 に出力しても良い。

【0 0 8 3】

本発明の実施の形態によれば、主走査方向の画素数が、バッファメモリ 2 8 の容量を超えているような入力画像データをも処理でき、また、主走査、副走査の双方に対する拡大縮小処理を一度に行うことができる。

【0 0 8 4】

またここまでの説明では、各部がソフトウェアによって制御されるものとして説明してきたが、例えば図 5 の処理などは、デジタル回路素子によってハードウェア的に構成されてもよい。

【図面の簡単な説明】

【図 1】 本発明の実施の形態に係る画像処理装置の構成ブロック図である。

【図 2】 ラスタデータ処理部の処理内容の例を表す機能ブロック図である。

【図 3】 画素値情報のバンドメモリ部への転送状況の例を表す説明図である。

【図 4】 拡大縮小制御部が出力する信号の例を表す転送タイミングチャート図である。

【図 5】 主走査方向拡大縮小制御部と、副走査方向拡大縮小制御部とによって行われる処理の基本的構成例を表す機能ブロック図である。

【図 6】 主走査方向拡大縮小制御部における第 1 選択部の動作例を表すフローチャート図である。

【図 7】 副走査方向拡大縮小制御部における第 1 選択部の動作例を表すフローチャート図である。

【図 8】 拡大処理における転送元アドレスの遷移の例を表す説明図である。

【図 9】 縮小処理における転送元アドレスの遷移の例を表す説明図である。


。

【符号の説明】


11 画像データ入力部、12 ラスタデータ生成部、13 プリントエンジン部、21 ページ記述言語処理部、22 画像処理部、23 ラスタデータ処理部、24 バンドメモリ部、25 入力バッファ部、26 メモリ転送部、27 拡大縮小制御部、28 バッファメモリ、31 メモリ制御部、32 主走査方向拡張部、33 主走査方向拡張制御部、34 副走査方向拡張制御部、35 転送制御部、41 初期値保持部、42 ブロックオフセット値保持部、43 第1選択部、44 レジスタ部、45 第1比較部、46 第2比較部、47 減算部、48 加算部、49 第2選択部、50 第3選択部。

【書類名】 図面


【図 1】




【圖 2】




【図 3】




【図 4】




【図 5】



【図 6】



【図 7】



【図 8】

| a | b | c | d | e | f |
|------|-----------------|---------|-----|-------------|-------------|
| クロック | 第1選択部が 出力する値 | デイスエイブル | シフト | 転送元 アドレス | 転送される 画素 |
| 1 | 0.60 | 0 | 0 | 0 | P0, 0 |
| 2 | 1.35 | 0 | 1 | 0 | P0, 0 |
| 3 | 1.10 | 0 | 1 | 1 | P0, 1 |
| 4 | 0.85 | 0 | 0 | 2 | P0, 2 |
| 5 | 1.60 | 0 | 1 | 2 | P0, 2 |
| 6 | 1.35 | 0 | 1 | 3 | P0, 3 |
| 7 | 1.10 | 0 | 1 | 4 | P0, 4 |
| 8 | 0.85 | 0 | 0 | 5 | P0, 5 |
| 9 | 1.60 | 0 | 1 | 5 | P0, 5 |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |

【図 9】

| a | b | c | d | e | f |
|------|-----------------|-------|-----|-------------|-------------|
| クロック | 第1選択部が 出力する値 | デイスイフ | シフト | 転送元 アドレス | 転送される 画素 |
| 1 | 1.0 | 0 | 1 | 0 | P0, 0 |
| 2 | 1.5 | 0 | 1 | 1 | P0, 1 |
| 3 | 2.0 | 1 | 1 | 2 | — |
| 4 | 1.0 | 0 | 1 | 3 | P0, 3 |
| 5 | 1.5 | 0 | 1 | 4 | P0, 4 |
| 6 | 2.0 | 1 | 1 | 5 | — |
| 7 | 1.0 | 0 | 1 | 6 | P0, 6 |
| 8 | 1.5 | 0 | 1 | 7 | P0, 7 |
| 9 | 2.0 | 1 | 1 | 8 | — |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |

【書類名】 要約書

【要約】

【課題】 主走査方向の画素数が、バッファの容量を超えている入力画像データを処理でき、また、主走査、副走査の双方に対する拡大縮小処理を一度に行うことができる画像処理装置を提供する。

【解決手段】 処理対象となった画像データの主走査方向幅以下の容量を有し、逐次的に入力される画素値情報を格納するバッファメモリ 2 8 と、拡大縮小画像データのうち、主走査方向については主走査方向幅分、副走査方向については少なくともその一部を保持可能なバンドメモリ部 2 4 とを備え、ラスタデータ処理部 2 3 が、バッファメモリ 2 8 に格納された各画素値情報の転送先となるバンドメモリ部 2 4 内の転送先アドレス情報を、指定された拡大縮小率に応じて生成し、生成された転送先アドレス情報に基づいて、バッファメモリ 2 8 から、前記バンドメモリ部 2 4 への画素値情報の転送を行う画像処理装置である。

【選択図】 図 1

特願 2 0 0 3 - 0 8 1 2 7 5

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 5 4 9 6]

| | |
|----------|------------------------|
| 1. 変更年月日 | 1 9 9 6 年 5 月 2 9 日 |
| [変更理由] | 住所変更 |
| 住 所 | 東京都港区赤坂二丁目 1 7 番 2 2 号 |
| 氏 名 | 富士ゼロックス株式会社 |